研究室願景

研究、創新、卓越

如何加入本研究室成為『研究生』或『專題生』

加入方法

請以 email 方式, 附上個人之簡歷自傳, 寄給『黃世旭』老師。與黃老師面談時，請攜帶成績單。

基本需求

C 或 C++ 程式設計
Verilog/VHDL/FPGA 數位設計

建議需修習下列課程

演算法/資料結構
離散數學
C 語言程式設計
積體電路邏輯合成
計算機結構
數位積體電路設計/FPGA 設計

研究室規定

1.本研究室之研究生及專題生每學期末皆應繳交書面之研究心得及成果報告
2.本研究室之研究生需進行相關學術論文之研讀，輪流於 SYSTEM VLSI/CAD Seminar (亦即 group meeting) 時進行報告
3.本研究室之研究生必須參與指定的教育部比賽。